逆導電半導体デバイス及びそのような逆導電半導体デバイスを製造するための方法

专利摘要:
ゲート電極として形成された第七のレイヤ（７，７’）と、エミッタ側（１０１）の第一の電気的接点（８）と、エミッタ側（１０１）の反対側のコレクタ側（１０２）の第二の電気的接点（９）と、を備えた逆導電半導体デバイス（逆導電絶縁ゲート・バイポーラ・トランジスタ（ＲＣ−ＩＧＢＴ）（１０）とも呼ばれる）を製造するための方法のために、第一の側（１１１）及び第一の側（１１１）の反対側の第二の側（１１２）を備えた第一の導電性タイプのウエーハ（１１）が、用意される。コレクタ側（１１２）でＲＣ−ＩＧＢＴ（１０）を製造するために、以下の工程が実施される：第一の導電性タイプまたは第二の導電性タイプの少なくとも一つの第三のレイヤ（３）、または、第三のレイヤ（３）と同一の導電性タイプであり且つ連続するレイヤである第一のレイヤ（３２）が、第二の側（１１２）に作り出される。その後で、第三のレイヤと異なる導電性タイプ（３）の少なくとも一つの第二のレイヤ（２）が、第二の側（１１２）に作り出され、前記少なくとも一つの第二のレイヤ（２）と第三のレイヤ（３）は、完成後のＲＣ−ＩＧＢＴの中で交互に配置される。その後で、第二の電気的接点（９）が、第二の側（１１２）に作り出され、この第二の電気的接点は、前記少なくとも一つの第二のレイヤ（２）及び第三のレイヤ（３）に対して直接電気的に接触する状態にある。シャドウ・マスク（１２）が第二の側（１１２）の上に付けられ、その後で、前記少なくとも一つの第三のレイヤ（３）が、このシャドウ・マスク（１２）により作り出され、または、第一のレイヤ（３２）が第二の側（１１２）に作り出され、その後で、シャドウ・マスク（１２）が第一のレイヤ（３２）の上に付けられ、そして、少なくとも一つの導電性のアイランド（９１）が、このシャドウ・マスク（１２）により作り出され、この導電性のアイランドは、完成後の逆導電絶縁ゲート・バイポーラ・トランジスタにおいて、第二の電気的接点（９）の部分になる。前記少なくとも一つの導電性のアイランド（９１）が、前記少なくとも一つの第二のレイヤ（２）を作り出すためのマスクとして使用され、第一のレイヤ（３２）の、導電性のアイランド（９１）により覆われた部分が、前記少なくとも一つの第三のレイヤ（３）を形成する。
公开号:JP2011507299A
申请号:JP2010538721
申请日:2008-12-18
公开日:2011-03-03
发明作者:ファッジャーノ、エウスタキオ；ヤニシュ、ボルフガング；ラヒモ、ムナフ
申请人:アーベーベー・テヒノロギー・アーゲー；
IPC主号:H01L29-78

专利说明:

[0001] 本発明は、パワー・エレクトロニスの分野に係り、特に、請求項１の前書部分に基づく逆導電半導体デバイスを製造するための方法、及び請求項１０の前書部分に基づく逆導電半導体デバイス、及び請求項１２に基づくそのような逆導電半導体デバイスを備えた変換器に係る。]
背景技術

[0002] US 2005/0017290 の中に、逆導電半導体デバイス（逆導電絶縁ゲート・バイポーラ・トランジスタ１０（ＲＣ−ＩＧＢＴ）とも呼ばれる）が記載されている。この逆導電半導体デバイスは、一枚のウエーハの中に、絶縁ゲート・バイポーラ・トランジスタを、内蔵フリー・ホイール（built-in freewheeling）・ダイオードとともに有している。図１に示されているように、そのような逆導電半導体デバイス１０は、ｎタイプのベース・レイヤとして形成されたベース・レイヤ１を有していて、このベース・レイヤは、エミッタ側１０１及びエミッタ側１０１の反対側のコレクタ側１０２を備えている。第四のｐタイプのレイヤ４が、エミッタ側１０１に配置されている。第四のレイヤ４の上で、ベース・レイヤ１と比べて高いドーピングを備えた第五のｎタイプのレイヤ５が、エミッタ側１０１に配置されている。] 図１
[0003] 第六の電気的絶縁レイヤ６が、エミッタ側１０１に配置され、第四のレイヤ４及びベース・レイヤ１の上を覆い、且つ、第五のレイヤ５の上を部分的に覆っている。導電性の第七のレイヤ７は、第六のレイヤ６の中に完全に埋め込まれている。第四のレイヤ４の中心部分の上側に、第五のレイヤ５または第六のレイヤ６は配置されていない。]
[0004] 第四のレイヤ４のこの中心部分に、第一の電気的接点８が配置され、それが第六のレイヤ６の上を覆っている。第一の電気的接点８は、第五のレイヤ５及び第四のレイヤ４に対して直接電気的に接触する状態にあるが、第七のレイヤ７から電気的に絶縁されている。]
[0005] コレクタ側１０２で、バッファ・レイヤ１３がベース・レイヤ１の上に配置されている。バッファ・レイヤ１３の上に、ｎタイプの第三のレイヤ３及びｐタイプの第二のレイヤ２が、平面の中に交互に配置されている。第三のレイヤ３及びバッファ・レイヤ１３は、ベース・レイヤ１と比べて高いドーピングを有している。正投影法で見た場合、第三のレイヤ３は、第四のレイヤ４及び第一の電気的接点８の直接下側に配置されている。]
[0006] 第二の電気的接点９が、コレクタ側１０２に配置され、第二のレイヤ２及び第三のレイヤ３の上を覆い、且つ、それらに対して直接電気的に接触する状態にある。]
[0007] そのような逆導電半導体デバイス１において、フリー・ホイール・ダイオードが、第二の電気的接点９（その一部がダイオードの中でカソード電極を形成する）、第三のレイヤ３（ダイオードの中でカソード領域を形成する）、ベース・レイヤ１（その一部がダイオードの中でベース・レイヤを形成する）、第四のレイヤ４（その一部がダイオードの中でアノード領域を形成する）と、第一の電気的接点８（ダイオードでアノードを形成する）との間に、形成される。]
[0008] 絶縁ゲート・バイポーラ・トランジスタが、第二の電気的接点９（その一部がＩＧＢＴの中でコレクタ電極を形成する）、第二のレイヤ２（ＩＧＢＴの中でコレクタ領域を形成する）、ベース・レイヤ１（その一部がベース・レイヤを形成する）、第四のレイヤ４（その一部がＩＧＢＴの中でｐベース領域を形成する）、第五のレイヤ５（ＩＧＢＴの中でソース領域を形成する）と、第一の電気的接点８（エミッタ電極を形成する）との間に形成される。ＩＧＢＴのオン状態の間、チャネルが、エミッタ電極、ソース領域と、ｐベース領域との間に、ｎベース・レイヤの方へ形成される。]
[0009] コレクタ側１０２のＲＣ−ＩＧＢＴのレイヤは、典型的に、ｐタイプのイオンの注入及び拡散により製造される。その後で、ウエーハに取り付けられたレジスト・マスクが導入され、このレジスト・マスクを介して、Ｎタイプのイオンが注入され、その後に拡散される。ｎタイプのイオンの注入ドーズ量は、それがｐタイプの領域を補償する程度に高くなければならない。ｐタイプ及びｎタイプの注入工程は、反転されることも可能である。]
[0010] 必要とされる過剰な補償のために、第二のレイヤ２及び第三のレイヤ３の後で製造されるレイヤの、ドーズ及び深さに対する限定された選択のみが、可能であり、ｐ及びｎ領域の注入効率のためのコントロールが不満足なものになる。オン状態のスナップ・バック（snap-back）効果（伝導電圧及び電流特性がＭＯＳ動作モードからＩＧＢＴ動作モードへ変化するポイントにより規定される）が、生ずることが可能であり、それは、ＩＧＢＴモードにあるデバイスに対して望ましくない。]
[0011] 図７は、ＲＣ−ＩＧＢＴ電流Ｉｃの電圧Ｖｃｅに対する出力特性を示している。破線１４は、スナップ・バック効果からもたらされる強いオーバーシュートを示していて、それは、ＭＯＳからＩＧＢＴ動作モードへの変化の間に、従来技術のＲＣ−ＩＧＢＴに対して典型的なものである。図８は、デバイスの逆リカバリーの間の、ダイオード・モードにおけるＲＣ−ＩＧＢＴの電流波形を示している。従来技術のＲＣ−ＩＧＢＴは、逆リカバリーの間に、デバイスの動作の急激な変動を示す（点線１７）。動作の急激な変動は、ＩＧＢＴに対して並びにダイオードの逆リカバリーに対して、ターン・オフの間にもまた存在する。] 図７ 図８
先行技術

[0012] 米国特許出願公開第 US 2005/0017290 号明細書]
[0013] 本発明の目的は、逆導電（reverse-conducting）半導体デバイスを製造するための方法を提供することにあり、この逆導電半導体デバイスは、従来技術のＲＣ−ＩＧＢＴと比べて、オン状態のスナップ・バック（snap-back）効果に対して感受性が低く、且つ、ダイオード及びＩＧＢＴの上述の電気的性質のためのより良いコントロールを、特に、薄い低電圧ＲＣ−ＩＧＢＴに対してもたらす。本発明の目的はまた、そのような逆導電半導体デバイスを提供すること、及びそのような逆導電絶縁ゲート・バイポーラ・トランジスタを備えた変換器を提供することにある。]
[0014] この目的は、請求項１に基づく逆導電半導体デバイスを製造するための方法により、請求項１０に基づく逆導電半導体デバイスにより、及び請求項１２に基づく変換器により、実現される。]
[0015] 本発明の逆導電半導体デバイスを製造するための方法のために、下記の工程が実施される。ここで、この逆導電半導体デバイスは、第一の導電性タイプの共通のウエーハの上に、フリー・ホイール（freewheeling）・ダイオード及び絶縁ゲート・バイポーラ・トランジスタを備え、当該絶縁ゲート・バイポーラ・トランジスタは、エミッタ側及びコレクタ側を有している。第一の側及び第一の側の反対側の第二の側を備えたウエーハが用意される。第一の側は、絶縁ゲート・バイポーラ・トランジスタのエミッタ側を形成し、第二の側は、絶縁ゲート・バイポーラ・トランジスタのコレクタ側を形成する。]
[0016] コレクタ側に、逆導電半導体デバイスを製造するために、以下の工程が実施される。
− 第一の導電性タイプまたは第二の導電性タイプの少なくとも一つの第三のレイヤ、または、第三のレイヤと同一の導電性タイプであり且つ連続するレイヤである第一のレイヤが、第二の側に作り出され、その後で、第三のレイヤと異なる導電性タイプの少なくとも一つの第二のレイヤ、または、第一のレイヤが、第二の側に作り出され、前記少なくとも一つの第二のレイヤと第三のレイヤは、完成後のＲＣ−ＩＧＢＴの中に交互に配置される。]
[0017] − その後で、前記少なくとも一つの第二のレイヤ及び第三のレイヤに対して直接電気的に接触する状態にある第二の電気的接点が、第二の側に作り出される。
− 少なくとも一つの開口を備えたシャドウ・マスクが、第二の側の上に付けられ、その後で、前記少なくとも一つの第三のレイヤがシャドウ・マスクにより作り出される。]
[0018] または、
− 第一のレイヤが、第二の側に作り出され、その後で、少なくとも一つの開口を備えたシャドウ・マスクが第一のレイヤの上に付けられ、少なくとも一つの導電性のアイランド（完成後の逆導電絶縁ゲート・バイポーラ・トランジスタにおいて第二の電気的接点の一部である）が、このシャドウ・マスクにより作り出され、前記少なくとも一つの導電性のアイランドは、前記少なくとも一つの第二のレイヤを作り出すためのマスクとして使用され、第一のレイヤの、導電性のアイランドにより覆われた部分が、前記少なくとも一つの第三のレイヤを形成する。]
[0019] 典型的に、第二のレイヤ及び第三のレイヤを活性化するためのアニール工程が実施される。これらのアニール工程は、各レイヤを作り出した直後に実施されても、または、製造の間の何れか後の段階に実施されても良く、または、第二のレイヤ及び第三のレイヤを活性化するためのアニール工程が、一緒に実施されても良い。]
[0020] 本発明に基づく逆導電半導体デバイスは、ゲート電極として形成された第七のレイヤ、及びエミッタ側の第一の電気的接点、エミッタ側の反対側のコレクタ側の第二の電気的接点、第一の導電性タイプまたは第二の導電性タイプの少なくとも一つの第三のレイヤ、及び、第三のレイヤと異なる導電性タイプの少なくとも一つの第二のレイヤ（コレクタ側に配置されている）を有し、前記少なくとも一つの第二のレイヤと第三のレイヤは交互に配置されている。更に、この逆導電半導体デバイスは、第二の電気的接点を有し、この第二の電気的接点は、コレクタ側に配置され、且つ、前記少なくとも一つの第二のレイヤ及び第三のレイヤに対して直接電気的に接触する状態にある。前記少なくとも一つの第二のレイヤは、コレクタ側に対して平行に第一の平面の中に配置され、前記少なくとも一つの第三のレイヤは、コレクタ側に対して平行に第二の平面の中に配置されている。第二の平面は、第一の平面と比べてエミッタ側からより遠くに配置され、且つ、第一の平面と第二の平面は、少なくとも前記少なくとも一つの第三のレイヤの厚さだけ互いから引き離されている。その代わりに、第一及び第二の平面は、一致する、即ち、第二のレイヤと第三のレイヤは、同一の平面の中に配置される。]
[0021] 本発明のＲＣ−ＩＧＢＴのためのそのような製造方法によって、ＲＣ−ＩＧＢＴに、第二のレイヤ及び第三のレイヤ、即ち、ダイオードの中のカソード・レイヤ及びデバイスのＩＧＢＴ部分の中のコレクタ・レイヤのための、良好なコントロールがもたらされることが可能である。その製造は、薄いウエーハ（例えば２００μｍ未満）を用いて実施されることが適切であり、最終の半導体デバイスが薄くされることも可能であるので、そのようなデバイスは、特に、例えば１７００Ｖより低い低電圧に対して適切である。]
[0022] 特に、本発明のＲＣ−ＩＧＢＴが少なくとも一つの第二のレイヤ及び第三のレイヤを用いて製造され、これらのレイヤ・タイプの内の一つが、他のレイヤのｎドーピングと比べて強いｐドーピングを有している場合、スナップ・バック効果が、更に最小化され、または取り除かれることさえもある（図７の中の点線１５及び実線１６）。第一のレイヤと異なる導電性タイプの、第二のレイヤまたは第三のレイヤの少なくとも一つのレイヤは、第一のレイヤと同一の導電性タイプの、第二のレイヤ及び第三のレイヤの少なくとも一つのレイヤと比べて高いドーズ量を備えて作り出される。ｎドーピングと比べて強いｐドーピングを有していることは、ダイオード特性に対しても、並びにＩＧＢＴ特性に対しても、好ましい。更にまた、より強いｐドーピングが、ソフト・ダイオード・リカバリーをもたらし、逆リカバリーの間の電流のオ−バーシュートを減少させまたは取り除く。それは、第二のレイヤ及び第三のレイヤの、ｐドープされたレイヤからのホール注入によりもたらされる（図８、実線１８）。ソフトな性能が、図３２に示されているように、ＩＧＢＴのターン・オフに対して、並びにダイオードの逆リカバリーに対して、実現される。] 図３２ 図７ 図８
[0023] 本発明の主題の更に好ましい実施形態は、従属請求項の中に開示されている。]
図面の簡単な説明

[0024] 図１は、従来技術の逆導電ＩＧＢＴの断面図を示す。
図２は、本発明に基づく逆導電ＩＧＢＴの実施形態の断面図示す。
図３は、本発明に基づく逆導電ＩＧＢＴの他の実施形態の断面図を示す。
図４は、本発明に基づく逆導電ＩＧＢＴの他の実施形態の断面図を示す。
図５は、本発明に基づく逆導電ＩＧＢＴの他の実施形態の断面図を示す。
図６は、本発明に基づく逆導電ＩＧＢＴの他の実施形態の断面図を示す。
図７は、従来技術のＲＣ−ＩＧＢＴ及び本発明に基づくＲＣ−ＩＧＢＴの電流／電圧出力特性を示す。
図８は、従来技術のＲＣ−ＩＧＢＴ及び本発明に基づくＲＣ−ＩＧＢＴの逆リカバリーの間の、ダイオード・モードにおけるＲＣ−ＩＧＢＴの電流波形を示す。
図９は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図１０は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図１１は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図１２は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図１３は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図１４は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図１５は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図１６は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図１７は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図１８は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図１９は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図２０は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図２１は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図２２は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図２３は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図２４は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図２５は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図２６は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図２７は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図２８は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図２９は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図３０は、本発明に基づく逆導電ＩＧＢＴの製造方法の中の異なる製造工程を示す。
図３１は、本発明に基づく逆導電ＩＧＢＴの他の実施形態の断面図を示す。
図３２は、従来技術のＲＣ−ＩＧＢＴ及び本発明に基づくＲＣ−ＩＧＢＴの、ターン・オフの間の、ダイオード・モードにおけるＲＣ−ＩＧＢＴの電流波形を示す。] 図１ 図１０ 図１１ 図１２ 図１３ 図１４ 図１５ 図１６ 図１７ 図１８
実施例

[0025] 本発明の主題が、以下のテキストの中で、添付図面を参照しながら、より詳細に説明される。
図面の中で使用される参照符号、及びそれらの意味は、参照符号のリストの中にまとめられている。一般的に、同様なまたは同様に機能する部分には、同一の参照符号が付与されている。ここに記載された実施形態は、例として意図されたものであって、本発明を限定するものではない。]
[0026] 図２の中に、本発明の逆導電半導体デバイスの第一の実施形態（逆導電絶縁ゲート・バイポーラ・トランジスタ１０（ＲＣ−ＩＧＢＴ）とも呼ばれる）が示されている。このＲＣ−ＩＧＢＴ１０は、エミッタ側１０１及びエミッタ側１０１の反対側のコレクタ側１０２を備えたｎタイプのベース・レイヤ１を有している。ｐタイプの第四のレイヤ４が、エミッタ側１０１に配置されている。少なくとも一つのｎタイプの第五のレイヤ５が、エミッタ側１０１に配置され、且つ第四のレイヤ４により取り囲まれている。前記少なくとも一つの第五のレイヤ５は、ベース・レイヤ１と比べて高いドーピングを有している。第六の電気的絶縁レイヤ６が、第一のレイヤ４、第四のレイヤ４及び第五のレイヤ５の上で、エミッタ側１０１に配置されている。それは、前記少なくとも一つの第五のレイヤ５、第四のレイヤ４及びベース・レイヤ１の上を、少なくとも部分的に覆っている。導電性の第七のレイヤ７が、エミッタ側１０１に配置され、エミッタ側は、第六のレイヤ６により、前記少なくとも一つの第四のレイヤ４、第五のレイヤ５及びベース・レイヤ１から電気的に絶縁されている。好ましくは、第七のレイヤ７が、第六のレイヤ６の中に埋め込まれている。] 図２
[0027] 典型的に、第六のレイヤ６は、第一の電気的絶縁レイヤ６１及び第二の電気的絶縁レイヤ６２を有しており、第一の電気的絶縁レイヤは、好ましくはシリコン酸化物で作られ、第二の電気的絶縁レイヤもまた、好ましくはシリコン酸化物で作られ、好ましくは第一の電気的絶縁レイヤ６１と同一の材料で作られている。第二の電気的絶縁レイヤ６２は、第一の電気的絶縁レイヤ６１の上を覆っている。図２の中に示されているように、プレーナ型ゲート電極として形成された第七のレイヤ７を備えたＲＣ−ＩＧＢＴ１０のために、第一の電気的絶縁レイヤ６１がエミッタ側１０１の上に配置されている。第六のレイヤ６を形成する第一電気的絶縁レイヤ６１と第二の電気的絶縁レイヤ６２との間に、ゲート電極を形成する第七のレイヤ７が埋め込まれ、典型的には、完全に埋め込まれる。このようにして、第七のレイヤ７は、第一の電気的に絶縁されたレイヤ６１により、第一のレイヤ４、第四のレイヤ４及び第五のレイヤ５から分離されている。第七のレイヤ７は、典型的に、濃密にドープされたポリシリコンまたはアルミニウムのような金属で作られている。前記少なくとも一つの第五のレイヤ５，第七のレイヤ７及び第六のレイヤ６は、開口が第四のレイヤ４の上側に作り出されるように、形成されている。この開口は、前記少なくとも一つの第五のレイヤ５，第七のレイヤ７及び第六のレイヤ６により取り囲まれている。] 図２
[0028] 第一の電気的接点８が、開口の中で、エミッタ側１０１に配置され、それによって、この第一の電気的接点は、第四のレイヤ４及び第五のレイヤ５に対して直接電気的に接触する状態にあるように構成されている。この第一の電気的接点８はまた、典型的に、第六のレイヤ６の上を覆うが、分離されていて、このようにして、第二の電気的絶縁レイヤ６２により第七のレイヤ７から電気的に絶縁されている。]
[0029] 少なくとも一つのｎタイプの第三のレイヤ３、及び少なくとも一つのｐタイプの第二のレイヤ２は、コレクタ側１０２に配置され、第三のレイヤ３は、ベース・レイヤ１と比べて高いドーピングを有している。前記少なくとも一つの第二のレイヤ２は、コレクタ側１０２に対して平行に、第一の平面２１の中に配置され、前記少なくとも一つの第三のレイヤ３もまた、コレクタ側１０２に対して平行に、第二の平面３１（破線）の中に配置されている。第一の平面２１と第二の平面３１は、少なくとも、エミッタ側１０１から遠く離れて配置されているレイヤの厚さだけ、即ち、前記少なくとも一つの第三のレイヤ３の厚さだけ、互いから引き離されている。前記少なくとも一つの第二のレイヤ２と第三のレイヤ３は、交互に配置されている。その代わりに、第一の平面２１と第二の平面３１は、一致する。即ち、第二のレイヤ２及び第三のレイヤ３は、同一の平面の中に配置されている。]
[0030] この明細書において、第一の平面２１及び第二の平面３１とは、それぞれのレイヤの、ベース・レイヤ１の反対側にある表面に対応する平面として理解されるべきであり、即ち、完成後のデバイスにおいて、レイヤの、第二の電気的接点９が配置されている側を意味している。]
[0031] 図２の中に、ｎタイプの第三のレイヤ３がエミッタ側１０１から遠く離れて配置されていることが、示されている。第二のレイヤ２の第一の平面２１は、第三のレイヤ３の厚さに対応する、第三のレイヤ３の第二の平面３１からの距離２２を有していても良く、また、その代わりに、この距離は、第三のレイヤ３（図３１）の厚さと比べて大きくても良く、それによって、ともかく、第三のレイヤ３の一部が第一の平面２１の中に伸びることがない。] 図２ 図３１
[0032] 好ましい実施形態において、第三のレイヤ３は、第一の電気的接点８の直接下側に配置されるが、第三のレイヤ３の位置は、図５に示されているように、サイドにシフトされることも可能である。第三のレイヤ３が、第一の電気的接点８に揃えられていることは、必ずしも必要ではない。] 図５
[0033] 他の好ましい実施形態において、第一の平面２１と第二の平面３１は、５０ｎｍから２μｍまでの間の距離だけ、好ましくは１μｍまでの間の距離だけ、互いから引き離されている。この場合には、第三のレイヤ３は、第一の平面２１と第二の平面３１の距離に依存して、５０ｎｍから２μｍまでのより小さい厚さ、好ましくは１μｍまでの厚さを有している。]
[0034] 第二の電気的接点９は、コレクタ側１０２に配置され、それは、前記少なくとも一つの第二のレイヤ２及び第三のレイヤ３に対して直接電気的に接触する状態にある。典型的に、Ｔｉ、Ｎｉ、ＡｕまたはＡｌが、第二の電気的接点９のための材料として使用される。これらの図面の中で、第二の電気的接点９は、導電性のアイランド９１を有していて、これらのアイランドは、第二の電気的接点９と同一の材料で作られることが可能である。製造方法に依存して、第二の電気的接点９は、導電性のアイランド９１を別個に作り出すことなく、作られても良い。]
[0035] 以上で説明された形態の代りに、第二のレイヤ２と第三のレイヤ３の導電性タイプが、反転される。即ち、この場合には、第二のレイヤ２がｎタイプであり、第三のレイヤ３がｐタイプである。]
[0036] プレーナ型ゲート電極を備えた本発明のＲＣ−ＩＧＢＴの代わりに、本発明のＲＣ−ＩＧＢＴは、図４に示されているように、トレンチ・ゲート電極として形成された第七のレイヤ７’を有していても良い。トレンチ・ゲート電極７’は、第四のレイヤ４と同一の平面の中に配置され、第五のレイヤ５に隣接し、第一の絶縁性のレイヤ６１により互いから分離され、これらの第一の絶縁性のレイヤはまた、第七のレイヤ７’をベース・レイヤ１から分離している。第二の絶縁性のレイヤ６２は、トレンチ・ゲート電極７’として形成された第七のレイヤ７’の上に配置され、かくして、第七のレイヤ７’を第一の電気的接点８から絶縁している。] 図４
[0037] 図３に示されているように、他の実施形態において、ＲＣ−ＩＧＢＴ１０は、更に、ｎタイプのバッファ・レイヤ１３を有していて、このバッファ・レイヤは、ベース・レイヤ１と第一の平面２１または第二の平面３１のそれぞれの間に配置され、このバッファ・レイヤの中に、前記少なくとも一つの第二のレイヤ２及び第三のレイヤ３が配置され、且つ、このバッファ・レイヤ１３は、ベース・レイヤ１と比べて高いドーピングを有している。そのようなバッファ・レイヤ１３で、逆導電半導体デバイス１０は、パンチ・スルー（punch-through）ＩＧＢＴとして振舞うＩＧＢＴを有している。] 図３
[0038] 図６に示された他の好ましい実施形態において、第九のｎドープレイヤ４１は、エンハンスメント・レイヤとして形成されていて、第四のレイヤ４とベース・レイヤ１の間に配置され、より低いオン状態の損失をもたらすことになる。第九のレイヤ４１は、第四のレイヤ４をベース・レイヤ１から分離し、それは、ベース・レイヤ１と比べて高いドーピングを有している。] 図６
[0039] 他の実施形態において、レイヤの導電性タイプが、入れ替えられる。即ち、第一の導電性タイプの全てのレイヤがｐタイプ（例えばベース・レイヤ１）になり、第二の導電性タイプの全てのレイヤがｎタイプ（例えば第四のレイヤ４）になる。また、この場合には、第二のレイヤ２が、ｎタイプまたはｐタイプであって、第三のレイヤ３が、逆導電性タイプ、即ち、ｐタイプ（ｎタイプの第二のレイヤ２の場合）またはｎタイプ（ｐタイプの第二のレイヤ２の場合には）あっても良い。]
[0040] 本発明のＲＣ−ＩＧＢＴ１０において、ダイオードが、第一の電気的接点８（ダイオードの中でアノード電極を形成する）、第四のレイヤ４（その一部がアノード・レイヤを形成する）、ベース・レイヤ１（その一部がベース・レイヤを形成する）、第二のレイヤ２または第三のレイヤ３の、ｎタイプであり且つカソード・レイヤを形成するレイヤ（図２の場合：ｎタイプの第三のレイヤ３）と、第二の電気的接点９（カソード電極を形成する）との間に形成される。] 図２
[0041] 本発明のＲＣ−ＩＧＢＴ１０において、絶縁性のバイポーラ・トランジスタ（ＩＧＢＴ）が、第一の電気的接点８（ＩＧＢＴにおいてエミッタ電極を形成する）、第五のレイヤ５（ソース領域を形成する）、第四のレイヤ４（その一部がチャネル領域を形成する）、ベース・レイヤ１（その一部がベース領域を形成する）、第三のレイヤ３または第二のレイヤ２の、ｐタイプであり且つコレクタ・レイヤを形成するレイヤ（図２の場合：ｐタイプの第二のレイヤ２）と、第二の電気的接点９（その一部がコレクタ電極を形成する）との間に形成される。] 図２
[0042] 本発明の逆導電半導体デバイス１０は、例えば、変換器において使用されることが可能である。]
[0043] 典型的に、プレーナ型ゲート電極として形成された第七のレイヤ７、及びエミッタ側１０１の第一の電気的接点８、及びエミッタ側１０１の反対側のコレクタ側１０２の第二の電気的接点９、を備えた本発明の逆導電半導体デバイス１０を製造するために、以下の工程がＲＣ−ＩＧＢＴ１０のエミッタ側１０１で実施され、これらのレイヤが作られ、図９に示されているような半製品状態のＲＣ−ＩＧＢＴ１０がもたらされる。] 図９
[0044] − 第一の側１１１及び第一の側１１１の反対側の第二の側１１２を備えたｎタイプのウエーハ１１が用意される。ウエーハ１１の、完成後の逆導電絶縁ゲート・バイポーラ・トランジスタにおいて修正されていないドーピングを有する部分が、ベース・レイヤ１を形成する。]
[0045] − 第一の電気的絶縁レイヤ６１が、第一の側１１１の上に部分的に作り出される。
−導電性の第七のレイヤ７が、第一の側１１１の上に作り出され、それは、第一の電気的絶縁レイヤ６１の上に配置されている。第七のレイヤ７は、典型的に、濃密にドープされたポリシリコンまたはアルミニウムのような金属で作られている。]
[0046] − その後で、ｐタイプの第四のレイヤ４が、第一の側１１１の上に作り出される。
− 次いで、第四のレイヤ４により取り囲まれた少なくとも一つのｎタイプの第五のレイヤ５が、第一の側１１１の上に作り出される。第五のレイヤ５は、ベース・レイヤ１と比べて高いドーピングを有している。]
[0047] − 好ましくは、第二の電気的絶縁レイヤ６２は、第七のレイヤ７が第一電気的絶縁レイヤ６１と第二の電気的絶縁レイヤ６２の間に配置されるように、導電性の第七のレイヤ７の上に形成され、典型的には、第七のレイヤ７は、完全に埋め込まれる。第二の電気的絶縁レイヤ６２は、先に説明されたように、典型的に、低温シリコン酸化物材料で作られている。第一電気的絶縁レイヤ６１及び第二の電気的絶縁レイヤ６２は、第六のレイヤ６を形成する。]
[0048] − 前記少なくとも一つの第五のレイヤ、第六のレイヤ及び第七のレイヤ５，６，７は、それらが、第四のレイヤ４の上側に開口を形成するように、作り出される。]
[0049] − 第一の電気的接点８が、第一の側１１１の上に作り出され、それは、開口の中に配置され、第四のレイヤ４及び第五のレイヤ５に対して直接電気的に接触する状態にある。典型的に、第一の電気的接点８は、第六のレイヤ６の上を覆っている。]
[0050] 同様な工程は、半導体の専門家に良く知られていて、トレンチ・ゲート構造７’を備えたＲＣ−ＩＧＢＴのために実施されている。]
[0051] 典型的に、但し必須ではないが、ウエーハ１１の第二の側１１２のレイヤは、第一の側１１１のレイヤを製造した後、第一の電気的接点８を作り出す前またはその後に、または、第二の側１１２にレイヤを製造する間の何れかの段階に製造される。]
[0052] 以下において、コレクタ側１０２にＲＣ−ＩＧＢＴのレイヤを製造するための本発明の方法が説明される。図１０に示されているように、第一の側１１１及び第一の側１１１の反対側の第二の側１１２を備えたｎタイプのウエーハ１１が用意される。図１０の中には、ウエーハ１１の第二の側１１２のみが示されている。第一の側１１１で、レイヤの一部または全て（完成後のＲＣ−ＩＧＢＴにおいて第一の側に配置される）が、図９に示されているように、例えば半製品状態のＲＣ−ＩＧＢＴを使用することにより、前もって製造されていても良い。低電圧デバイスを製造するため（例えば、１７００Ｖより低い電圧に対して）、ウエーハ１１のシンニング（thinning）工程が、以下において記載されるように、第二の側１１２で何れか他の加工工程を実施する前に、第二の側１１２で行われることが可能である。] 図１０ 図９
[0053] ウエーハ１１の、完成後の逆導電絶縁ゲート・バイポーラ・トランジスタにおいて修正されていないドーピングを有している部分が、ベース・レイヤ１を形成する。]
[0054] 全ての製造方法のために、シャドウ・マスク１２が使用される。そのようなシャドウ・マスク１２は、ウエーハ１１に取り付けられていないマスクであって、それ故に、たとえ薄いウエーハが用意されている場合であっても、容易に取り除かれることが可能であり、それは、低電圧の半導体デバイスを製造するために、典型的に求められていることである。典型的に、シャドウ・マスク１２は、金属で作られ、それは、少なくとも一つの開口１２１、典型的には複数の開口１２１を有し、それらの開口を介して、粒子が、典型的に、例えば、蒸着により、スパッタりングにより、または、プラズマ強化化学気相成長法（ＰＥＣＶＤ）または低圧化学気相成長法（ＬＰＣＶＤ）のような化学気相成長法により、堆積される。開口１２１は、製造されるレイヤのために望ましい何れかの形状を有することが可能である。これらの図面の中で、シャドウ・マスク１２がウエーハ１１に固定されていないと言う事を強調すべく、シャドウ・マスク１２が、ウエーハ１１に対して僅かな距離を隔てて示されており、それ故に、容易に取り除かれることが可能である。]
[0055] コレクタ側１１２に、逆導電半導体デバイス１０を製造するための第一の方法のために、以下の工程が実施される。]
[0056] ベース・レイヤ１と比べて高いドーピングを有している少なくとも一つのｎタイプの第三のレイヤ３が、第二の側１１２に作り出され、その後で、少なくとも一つのｐタイプの第二のレイヤ２も、第二の側１１２に作り出される。第三のレイヤ３を作り出すために、シャドウ・マスク１２が第二の側１１２の上に付けられ、その後で、前記少なくとも一つの第三のレイヤ３がシャドウ・マスク１２により作り出される（図１１）。典型的に、第三のレイヤ３は、図１１に太い矢印１１３により示されているように、ｎタイプの前もってドープされたアモルファス・シリコンのような、粒子の堆積１１３により作り出される。] 図１１
[0057] その後で、同一のシャドウ・マスク１２が、シャドウ・マスク１２の開口１２１を介して、第三のレイヤ３の上に、金属１１３’を堆積するために使用され（図１２）、それにより、導電性のアイランド９１を作り出す（図１３）。それらは、完成後のＲＣ−ＩＧＢＴにおいて、第二の電気的接点９の一部となる。典型的に、Ｔｉ、Ｎｉ、ＡｕまたはＡｌが、導電性のアイランド９１を作り出すための材料として使用される。その後で、第三のレイヤ３を活性化させるためのアニール工程が実施されても良い。] 図１２ 図１３
[0058] その後で、シャドウ・マスク１２が取り除かれ、ｐタイプのイオンが、第二の側１１２で注入される（１１４）（図１４、細い矢印により示される注入１１４）。導電性の金属のアイランド９１は、マスクとして振舞い、それによって、ｐタイプのイオンは、第二の側１１２のウエーハの、金属のアイランド９１により覆われた第三のレイヤ３が配置されていない部分の上のみに注入されることになる。このプロセスにより、ｐタイプの第二のレイヤ２が作り出され（図１５）、それらは、ｎタイプの第三のレイヤ３と交互に配置されている。アニール工程が、その後に、第二のレイヤ２を活性化させるために行われても良い。] 図１４ 図１５
[0059] ＲＣ−ＩＧＢＴ１０を完成するために、第二の電気的接点９が、第二のレイヤ２及び第三のレイヤ３の上で、第二の側１１２に作り出され、それによって、第二の電気的接点９は、第二のレイヤ２及び第三のレイヤ３に対して直接電気的に接触する状態にあるように構成されている。典型的に、金属が、第二の電気的接点９を作り出すために、第二の側１１２に堆積される（１１３’）。導電性のアイランド９１は、第二の電気的接点９の一部であって、それらは、同一の材料で作られても良いが、また、異なる材料が使用されても良い。]
[0060] ＲＣ−ＩＧＢＴを製造するための他の方法のために、シャドウ・マスク１２（図１１）の開口１２１を介して第三のレイヤを作り出すために、以上に記載されているような工程が実施され、また、第三のレイヤ３を活性化させるためのアニール工程は、このようにして、その第二の側１１２に第三のレイヤ３を備えたウエーハ１１をもたらす。] 図１１
[0061] 次いで、第二のレイヤ２を作り出すために、ｐタイプのイオンが、第二の側１１２で注入される（１１４）（図１８、細い矢印により示される注入１１４）。ｐタイプのイオンは、第二の側１１２で、ウエーハ１１の全表面に注入される。この注入１１４は、前記少なくとも一つの第二のレイヤ２のドーピングが第三のレイヤ３のドーピングを超えないような、即ち、第三のレイヤ３のドーピングと比べて低いようなドーピングで、実施されなければならず、それによって、第三のレイヤ３のドーピングが完全に補償されなくても良いことになる。このプロセスにより、ｐタイプの第二のレイヤ２が作り出され（図１９）、それらは、ｎタイプの第三のレイヤ３と交互に配置される。アニール工程が、第二のレイヤ２を活性化させるために、その後に行われても良い。その後で、既に以上において説明されたように（図１６参照）、第二の電気的接点９を作り出すために（図２０）、金属が第二のレイヤ２及び第三のレイヤ３の上に堆積される（１１３'）。] 図１６ 図１８ 図１９ 図２０
[0062] ＲＣ−ＩＧＢＴを製造するための他の方法のために、連続するｎタイプの第一のレイヤ３２が、ベース・レイヤ１と比べて高いドーピングを有する第二の側１１２に作り出される。この第一のレイヤ３２は、イオンの注入（図２１）により作り出されても良く、または、粒子の堆積（１１４）により、例えばｎタイプの前もってドープされたアモルファス・シリコン（図２２）の堆積により、作り出されても良い。第一のレイヤ３２を活性化させるために、アニール工程が、その後に行われても良い（図２３）。その後で、シャドウ・マスク１２が、シャドウ・マスク１２の開口１２１を介して、第一のレイヤ３２（図２４）の上に金属１１３’を堆積するために使用され、それにより、導電性のアイランド９１（図２５）が作り出され、この導電性のアイランドは、完成後のＲＣ−ＩＧＢＴにおいて、第二の電気的接点９の一部になる。] 図２１ 図２２ 図２３ 図２４ 図２５
[0063] 第一のレイヤ３２の部分的な除去１１５の工程がその後に続き、それにより、第一のレイヤ３２の、導電性のアイランド９１により覆われていない部分が取り除かれる（図２５の中に矢印１１５により示されている）。この部分的な除去１１５は、エッチングにより行われることが可能であり、注入されたイオンまたは堆積されたイオン（例えば、前もってドープされたアモルファス・シリコン粒子）の、例えば、ドライまたはウエットのシリコン・エッチングにより行われる。] 図２５
[0064] その後で、ｐタイプのイオンが、第二の側１１２に注入される（１１４）（図２６、細い矢印により示される注入１１４）。導電性の金属のアイランド９１は、マスクとして振舞い、それによって、ｐタイプのイオンが、第二の側１１２のウエーハ１１の、金属のアイランド９１により覆われている第三のレイヤ３が配置されていない部分の上にのみ、注入されることになる。このプロセスにより、ｐタイプの第二のレイヤ２が作り出され（図２７）、それは、ｎタイプの第三のレイヤ３と交互に配置される。第二のレイヤ２を活性化させるために、アニール工程が、その後に行われても良い。その後で、既に以上において説明されたように（図１６参照）、第二の電気的接点９を作り出すため、ＲＣ−ＩＧＢＴを完成するために、金属が第二のレイヤ２及び第三のレイヤ３の上に堆積される（１１３’）。] 図１６ 図２６ 図２７
[0065] ＲＣ−ＩＧＢＴを製造するための更なる方法のために、連続するｎタイプの第一のレイヤ３２が、第二の側１１２に作り出され（図２１または２２を参照方）、アニール工程が、その後に行われても良く（図２３）、導電性のアイランド９１が、シャドウ・マスク１２の中の開口１２１により作り出される（図２４）。次いで、シャドウ・マスク１２が、取り除かれ、次いで、第二のレイヤ２を作り出すために、ｐタイプのイオンが第二の側１１２に注入される（１１４）（図２８、細い矢印により示されている注入１１４）。導電性の金属のアイランド９１は、マスクとして振舞い、それによって、ｐタイプのイオンが、第二の側１１２のウエーハの、金属のアイランド９１により覆われた第一のレイヤ３２のそのような部分が配置されていない部分の上のみに、注入されることになる。第一のレイヤ３２の、導電性のアイランド９１により覆われている部分が、第三のレイヤ３を形成する。] 図２１ 図２３ 図２４ 図２８
[0066] 注入（１１４）は、前記少なくとも一つの第二のレイヤ２のドーピングが、第三のレイヤ３のドーピングを超えるようなドーピングで、実施されなければならない。即ち、第三のレイヤ３のドーピングが過度に補償される。このプロセスにより、ｐタイプの第二のレイヤ２が作り出され（図１９）、この第二のレイヤは、ｎタイプの第三のレイヤ３と交互に配置されている。アニール工程が、第二のレイヤ２を活性化させるために、その後に行われても良い（図２９）。その後で、既に以上において説明されたように（図１６参照）、第二の電気的接点９を作り出すために（図３０）、金属が、第二のレイヤ２及び第三のレイヤ３の上に堆積される（１１３’）。] 図１６ 図１９ 図２９ 図３０
[0067] ｎタイプの第三のレイヤ３または第一のレイヤ３２の注入のためのイオンは、燐であることが可能である。それらは、２０ｋｅＶから２００ｋｅＶまでの間のエネルギーで、および／または、１＊１０13／ｃｍ2 から１＊１０16／ｃｍ2 までのドーズ量で、注入される。第三のレイヤ３または第一のレイヤ３２を活性化するためのアニール工程は、６００℃より低い温度で、特に、４００℃から５００℃までの温度で、実施される。ｎタイプの、前もってドープされたアモルファス・シリコンを堆積する場合には、粒子が、１＊１０16／ｃｍ3 から１＊１０20／ｃｍ3 までのドーピング濃度で、堆積されることが可能である。]
[0068] 第三のレイヤ３が、５０ｎｍから２μｍまでの範囲内の厚さで、特に１μｍまでの厚さで、作り出されても良く、それによって、第一の平面と第二の平面の間の最小の距離２２（第三のレイヤ３の厚さに少なくとも対応する）もまた、５０ｎｍから２μｍまでの範囲内であることが要求され、好ましい実施形態においては１μｍまでの範囲内である。]
[0069] ｐタイプの第二のレイヤ２は、硼素イオンの注入により作り出されても良い。そのイオンは、２０ｋｅＶから２００ｋｅＶまでの間のエネルギーで、および／または、１＊１０13／ｃｍ2 から１＊１０16／ｃｍ2 までのドーズ量で、注入される。その後で、第二のレイヤ２を活性化するためのアニール工程が、最高５００℃の温度で実施される。典型的に、このアニール工程は、第一の電気的接点８が作り出された後に、実施される。レーザ・アニールが行われることも可能であり、それは、もし、第一の電気的接点８が作り出された後に、第二の側でのアニール工程が行われる場合に、特に好ましく、第一の側は、広範囲に亘って加熱されるべきではない。]
[0070] 他の好ましい実施形態において、ｐタイプの第二のレイヤ２は、ｎタイプの第三のレイヤ３のドーズ量と比べて高いドーズで作られ、特に、ｐタイプの第二のレイヤは、ｎタイプの第三のレイヤ３またはｎタイプの第一のレイヤ３２と比べて、１＊１０14／ｃｍ2 高いドーズ量で、作られ、第一のレイヤは、典型的に、ｐタイプの第二のレイヤ２のドーズより一桁低いドーズ量で作られる。一般的に、前記少なくとも一つの第二のレイヤ２または第三のレイヤ３の、ベース・レイヤ１と異なる導電性タイプのレイヤ・タイプは、前記少なくとも一つの第二のレイヤ２及び第三のレイヤ３の、ベース・レイヤ１と同一の導電性タイプのレイヤ・タイプと比べて高いドーズで作り出される。]
[0071] 第三のレイヤ３または第一のレイヤ３２がｎタイプであり、第二のレイヤがｐタイプである形態の代わりに、これらの導電性タイプが、反転されることが可能であり、それによって、第三のレイヤ３または第一のレイヤ３２がｐタイプになり、第二のレイヤ２がｎタイプになる。また、この場合には、以上に記載されているような方法の工程が、同一のやり方で行われることが可能である。他の好ましい実施形態において、この場合には、ｐタイプの第三のレイヤ３またはｐタイプの第一のレイヤ３２が、ｎタイプの第二のレイヤ２と比べて１＊１０14／ｃｍ2 高いドーズ量で作られ、第二のレイヤは、ｐタイプの第三のレイヤ３のドーズ量より一桁低いドーズ量で作られる。両方のレイヤは、次いで、レーザ・アニールにより、少なくとも９００℃の温度で、一緒にアニールされることが可能である。]
[0072] アニール工程は、ＲＣ−ＩＧＢＴを製造するための全ての方法に対して、省略されることが可能であり、または、アニール工程が、対応するレイヤを作り出した後に、何れか適切な段階で、行われることも可能である。他のレイヤをアニールすることなく、唯一つのレイヤ・タイプ（第二のレイヤ２，第三のレイヤ３または第一のレイヤ３２）のみをアニールすることも可能であり、または、第二のレイヤ２及び第三のレイヤ３に対して、結合されたアニール工程を一緒に実施することも可能である。第二のレイヤ２に対するアニール工程、または、第二のレイヤ２及び第三のレイヤ３に対する結合されたアニール工程が、第二の電気的接点９を作り出す工程と同時に実施されることも可能である。]
[0073] １…ベース・レイヤ、２…第二のレイヤ、２１…第一の平面、２２…距離、３…第三のレイヤ、３１…第二の平面、３２…第一のレイヤ、４…第四のレイヤ、４１…第九のレイヤ、５…第五のレイヤ、６…第六のレイヤ、６１…第一の電気的絶縁レイヤ、６２…第二の電気的絶縁レイヤ、７…第七のレイヤ、８…第一の電気的接点、９…第二の電気的接点、９１…導電性のアイランド、１０…ＲＣ−ＩＧＢＴ、１０１…エミッタ側、１０２…コレクタ側、１１…ウエーハ、１１１…第一の側、１１２…第二の側、１２…シャドウ・マスク、１２１…開口、１３…バッファ・レイヤ、１４…スナップ・バック効果無し、１５…弱いスナップ・バック効果、１６…強いスナップ・バック効果、１７…従来技術のダイオードのスナップ・オフ、１８…ソフト・リカバリーを備えた本発明のＲＣ−ＩＧＢＴダイオード。]

权利要求:

請求項1
逆導電半導体デバイス（１０）を製造するための方法であって：当該逆導電半導体デバイスは、第一の導電性タイプの共通のウエーハ（１１）の上に、フリー・ホイール・ダイオード及び絶縁ゲート・バイポーラ・トランジスタを有していて、この絶縁ゲート・バイポーラ・トランジスタは、エミッタ側（１０１）及びコレクタ側（１０２）を有し、第一の側（１１１）及び第一の側（１１１）の反対側の第二の側（１１２）を備えたウエーハ（１１）が用意され、その第一の側（１１１）が、絶縁ゲート・バイポーラ・トランジスタのエミッタ側（１０１）を形成し、その第二の側（１１２）が、絶縁ゲート・バイポーラ・トランジスタのコレクタ側（１０２）を形成し、コレクタ側（１０２）に逆導電半導体デバイス（１０）を製造するために、−第一の導電性タイプまたは第二の導電性タイプの少なくとも一つの第三のレイヤ（３）、または、第三のレイヤ（３）と同一の導電性タイプであり且つ連続するレイヤである第一のレイヤ（３２）が、第二の側（１１２）に作り出され、その後で、第三のレイヤと異なる導電性タイプ（３）の少なくとも一つの第二のレイヤ（２）が、第二の側（１１２）に作り出され、前記少なくとも一つの第二のレイヤ（２）と第三のレイヤ（３）は、完成後の逆導電半導体デバイス（１０）の中に交互に配置され、少なくとも一つの開口を備えたシャドウ・マスク（１２）が、第二の側（１１２）の上に付けられ、このシャドウ・マスク（１２）は、ウエーハ（１１）に取り付けられておらず、その後で、前記少なくとも一つの第三のレイヤ（３）が、このシャドウ・マスク（１２）の前記少なくとも一つの開口により作り出され、または、第一のレイヤ（３２）が、第二の側（１１２）に作り出され、その後で、少なくとも一つの開口を備えたシャドウ・マスク（１２）が、第一のレイヤ（３２）の上に付けられ、そして、少なくとも一つの導電性のアイランド（９１）が、前記シャドウ・マスク（１２）の前記少なくとも一つの開口により作り出され、この導電性のアイランドは、完成後の逆導電半導体デバイス（１０）において第二の電気的接点（９）の一部となり、前記少なくとも一つの導電性のアイランド（９１）は、前記少なくとも一つの第二のレイヤ（２）を作り出すためのマスクとして使用され、そして、第一のレイヤ（３２）の、導電性のアイランド（９１）により覆われた部分は、前記少なくとも一つの第三のレイヤ（３）を形成し、−その後で、第二の電気的接点（９）が第二の側（１１２）に作り出され、この第二の電気的接点は、前記少なくとも一つの第二のレイヤ（２）及び第三のレイヤ（３）に対して直接電気的に接触する状態にあること、を特徴とする逆導電半導体デバイスを製造するための方法。
請求項2
下記特徴を有する請求項１に記載の逆導電半導体デバイス（１０）を製造するための方法：前記少なくとも一つの第三のレイヤ（３）を製造するために、シャドウ・マスク（１２）が付けられ、且つ、前記少なくとも一つの第三のレイヤ（３）は、粒子の堆積により作り出され、特に、前もってドープされたアモルファス・シリコンの堆積により作り出される。
請求項3
下記特徴を有する請求項２に記載の逆導電半導体デバイス（１０）を製造するための方法：前記少なくとも一つの第三のレイヤ（３）を作り出した後に、前記シャドウ・マスク（１２）は、少なくとも一つの導電性のアイランド（９１）を作り出すために使用され、その後で、前記シャドウ・マスク（１２）が取り除かれ、前記少なくとも一つの第二のレイヤ（２）が、前記少なくとも一つの導電性のアイランド（９１）をマスクとして使用して、特にイオンの注入により、作り出される。
請求項4
下記特徴を有する請求項２に記載の逆導電半導体デバイス（１０）を製造するための方法：前記少なくとも一つの第三のレイヤ（３）を作り出した後に、前記シャドウ・マスク（１２）が取り除かれ、前記少なくとも一つの第二のレイヤ（２）が、前記少なくとも一つの第二のレイヤ（２）のドーピングが前記少なくとも一つの第三のレイヤ（３）のドーピングを超えることが無いようなドーピングでの、イオンの注入により作り出される。
請求項5
下記特徴を有する請求項１に記載の逆導電半導体デバイス（１０）を製造するための方法：第一のレイヤ（３２）は、イオン注入により、または粒子の堆積により作り出され、特に前もってドープされたアモルファス・シリコンの堆積により作り出される。
請求項6
下記特徴を有する請求項５に記載の逆導電半導体デバイス（１０）を製造するための方法：前記少なくとも一つの導電性のアイランド（９１）を作り出した後に、前記シャドウ・マスク（１２）が取り除かれ、第一のレイヤ（３２）の、導電性のアイランド（９１）により覆われていない部分が、特にエッチングにより、取り除かれ、前記少なくとも一つの第二のレイヤ（２）が、前記少なくとも一つの導電性のアイランド（９１）をマスクとして使用して作り出され、特に、前記少なくとも一つの第二のレイヤ（２）は、注入により作り出される。
請求項7
下記特徴を有する請求項５に記載の逆導電半導体デバイス（１０）を製造するための方法：前記少なくとも一つの導電性のアイランド（９１）を作り出した後に、前記シャドウ・マスク（１２）が取り除かれ、前記少なくとも一つの第二のレイヤ（２）は、前記少なくとも一つの第二のレイヤ（２）のドーピングが前記少なくとも一つの第三のレイヤ（３）のドーピングを超えるようなドーピングでの、イオンの注入により作り出される。
請求項8
下記特徴を有する請求項１から７の何れか１項に記載の逆導電半導体デバイス（１０）を製造するための方法：前記少なくとも一つの第三のレイヤ（３）または第一のレイヤ（３２）、および／または、前記少なくとも一つの第二のレイヤ（２）を活性化するためのアニール工程が実施される。
請求項9
下記特徴を有する請求項１から８の何れか１項に記載の逆導電半導体デバイス（１０）を製造するための方法：前記少なくとも一つの第二のレイヤ（２）を活性化するためのアニール工程は、第二の電気的接点（９）を作り出す工程と同時に実施される。
請求項10
逆導電半導体デバイス（１０）であって、フリー・ホイール・ダイオード、及び、パンチ・スルー絶縁ゲート・バイポーラ・トランジスタを共通のウエーハ（１１）の上に有し、そのウエーハ（１１）の一部が、第一の導電性タイプのベース・レイヤ（１）を形成し、前記絶縁ゲート・バイポーラ・トランジスタは、エミッタ側（１０１）及びコレクタ側（１０２）を有し、エミッタ側（１０１）は、コレクタ側（１０２）の反対側に配置され、第一の電気的接点（８）がエミッタ側（１０１）に配置され、第二の電気的接点（９）がコレクタ側（１０２）に配置され、第一の導電性タイプまたは第二の導電性タイプの少なくとも一つの第三のレイヤ（３）、及び、第三のレイヤと異なる導電性タイプ（３）の少なくとも一つの第二のレイヤ（２）が、コレクタ側（１０２）に配置され、前記少なくとも一つの第二のレイヤ（２）と第三のレイヤ（３）は、交互に配置され、第二の電気的接点（９）が、コレクタ側（１０２）に配置され、且つ、前記少なくとも一つの第二のレイヤ（２）及び第三のレイヤ（３）に対して直接電気的に接触する状態にある、逆導電半導体デバイスにおいて、前記少なくとも一つの第二のレイヤ（２）は、コレクタ側（１０２）に対して平行に第一の平面（２１）の中に配置され、前記少なくとも一つの第三のレイヤ（３）は、コレクタ側（１０２）に対して平行に第二の平面（３１）の中に配置され、第二の平面（３１）は、第一の平面（２１）と比べて、エミッタ側（１０１）からより遠くに配置され、第一の平面（２１）と第二の平面（３１）は、少なくとも前記少なくとも一つの第三のレイヤ（３）の厚さだけ、互いから引き離され、且つ、第一の導電性タイプのバッファ・レイヤ（１３）は、ベース・レイヤ（１）と前記少なくとも一つの第二のレイヤ（２）と第三のレイヤ（３）の間に配置されていること、を特徴とする逆導電半導体デバイス。
請求項11
下記特徴を有する請求項１０に記載の逆導電半導体デバイス（１０）：第一の平面（２１）と第二の平面（３１）は、５０ｎｍから２μｍまでの間の距離で、特に１μｍまでの距離で、互いから引き離されている。
請求項12
請求項１０または１１に基づく逆導電半導体デバイス（１０）を備えた変換器。